| Studiju veids |
bakalaura akadēmiskās studijas |
| Studiju programmas nosaukums |
Elektronika un mobilie sakari |
| Nosaukums |
" Kompresējošas izguves rekonstrukcijas algoritma FPGA realizācija" |
| Nosaukums angļu valodā |
" FPGA Implementation of Compressive Sensing Reconstruction Algorithm" |
| Struktūrvienība |
13300 Mikroviļņu inženierijas un elektronikas institūts |
| Darba vadītājs |
Mihails Pudžs |
| Recenzents |
Asoc.prof. Dmitrijs Pikuļins, RTU, ETF |
| Anotācija |
Darbā pētīta kompresējošās izguves rekonstrukcijas algoritma realizācija FPGA, apskatītas L1 un L2 normu meklēšanas metodes. Darba ietvarots izstrādāts kompresējošās izguves rekonstrukcijas algoritms datu sagatavošanai rekonstrukcijai ar mazāko kvadrātu metodi, izveidota FPGA blokshēma un izstrādāts VHDL kods, kā arī veikta algoritma pārbaude. Izstrādātais algoritms spēj sagatavot rekonstrukcijai 256 nolases garu signālu, no kura iegūtas 64 nolases, 352 μs laikā, izmantojot 100 MHz takts frekvenci.
Darbs satur 4 nodaļas, 57 lapas, 21 attēlu, 13 formulas, 14 literatūras avotus un 10 pielikumus. |
| Atslēgas vārdi |
FPGA, Kompresējošā izguve, VHDL, Mazāko kvadrātu metode |
| Atslēgas vārdi angļu valodā |
FPGA, Compressive sensing, VHDL, Least squares method |
| Valoda |
lv |
| Gads |
2021 |
| Darba augšupielādes datums un laiks |
02.06.2021 10:34:40 |
