Noslēguma darbu reģistrs
  
Studiju darba apraksts
Studiju veids bakalaura akadēmiskās studijas
Studiju programmas nosaukums Elektronika un mobilie sakari
Nosaukums Programmējamo loģisko masīvu pielietojums kameras attēlu ieguvei, modifikācijai
Nosaukums angļu valodā Usage of FPGA's for Camera Image Acquisition, Modification
Struktūrvienība 02063 Neklātienes un vakara studiju departaments
Darba vadītājs Mihails Pudžs
Recenzents
Anotācija Darbā tiek apskatīta viena no vienkāršākajām attēla iegūšanas metodēm no kameras sensora izmantojot FPGA (Programmējamie loģiskie masīvi no angļu: Field-Programmable Gate Array).Tika izveidots strādājošs modelis, izmantojot Verilog HDL (Aparatūras aprakstošā valoda no angļu: Hardware Description Language). Šis modelis spēj veikt vairāku kameras iestatīšanu, kā arī saņemt video attēlu no tām. Saņemtais attēls pirms saglabāšanas atmiņā var tikt pārveidots par melnbaltu vai pārveidots izmantojot transformācijas matricas. Šajā darbā netiek aprakstīti Verilog valodas uzbūve, sintakse, datu tipi un operatori, bet gan izveidotā moduļa atsevišķu bloku darbības principi, tā blokshēmas un laika diagrammas. Ir izveidots arī Matlab simulācijas modelis, kas veic identiskas darbības, kā izveidotais Verilog kods. Šajā darbā ir 87 lpp. teksts, 75 attēli, 3 tabulas, 10 pielikumi un 30 nosaukumu informācijas avoti.
Atslēgas vārdi FPGA HDL Verilog OV7670 Xilinx Vivado SCCB VGA Basys3 video
Atslēgas vārdi angļu valodā FPGA HDL Verilog OV7670 Xilinx Vivado SCCB VGA Basys3 video
Valoda lv
Gads 2019
Darba augšupielādes datums un laiks 03.06.2019 10:14:37