| Form of studies |
Bachelor |
| Title of the study programm |
Electronics and Mobile Communication |
| Title in original language |
Programmējamo loģisko masīvu pielietojums kameras attēlu ieguvei, modifikācijai |
| Title in English |
Usage of FPGA's for Camera Image Acquisition, Modification |
| Department |
Institute of Microwave Engineering and Electronics |
| Scientific advisor |
Mihails Pudžs |
| Reviewer |
|
| Abstract |
Darbā tiek apskatīta viena no vienkāršākajām attēla iegūšanas metodēm no kameras sensora izmantojot FPGA (Programmējamie loģiskie masīvi no angļu: Field-Programmable Gate Array).Tika izveidots strādājošs modelis, izmantojot Verilog HDL (Aparatūras aprakstošā valoda no angļu: Hardware Description Language). Šis modelis spēj veikt vairāku kameras iestatīšanu, kā arī saņemt
video attēlu no tām. Saņemtais attēls pirms saglabāšanas atmiņā var tikt pārveidots par melnbaltu vai pārveidots izmantojot transformācijas matricas.
Šajā darbā netiek aprakstīti Verilog valodas uzbūve, sintakse, datu tipi un operatori, bet gan izveidotā moduļa atsevišķu bloku darbības principi, tā blokshēmas un laika diagrammas. Ir izveidots arī Matlab simulācijas modelis, kas veic identiskas darbības, kā izveidotais Verilog kods.
Šajā darbā ir 87 lpp. teksts, 75 attēli, 3 tabulas, 10 pielikumi un 30 nosaukumu informācijas avoti. |
| Keywords |
FPGA HDL Verilog OV7670 Xilinx Vivado SCCB VGA Basys3 video |
| Keywords in English |
FPGA HDL Verilog OV7670 Xilinx Vivado SCCB VGA Basys3 video |
| Language |
lv |
| Year |
2019 |
| Date and time of uploading |
03.06.2019 10:14:37 |
