Graduate papers
  
Description of the graduate paper
Form of studies Bachelor
Title of the study programm Telecommunications
Title in original language FPGA matricu analīze
Title in English Analysis of FPGA Matrix
Author Aldis Čigāns
Department 13100 Institute of Telecommunications
Scientific advisor T.Celmiņš
Reviewer O.Belmanis
Abstract Bakalaura darba autors ir Aldis Čigāns, Rīgas Tehniskās universitātes, Elektronikas un telekomunikāciju fakultātes, telekomunikāciju bakalaura programmas 3. kursa students. Darba nosaukums ir „FPGA matricu analīze”. Bakalaura darba mērķis ir izpētīt FPGA matricu struktūru un veikt tās darbības analīzi. Bakalaura mērķa sasniegšanai tika realizēti sekojoši uzdevumi: 1. Teorētiskās un zinātniskās literatūras analīze par integrālajām shēmām un to iedalījumu; 2. Teorētiskās un zinātniskās literatūras analīze par programmējamām integrālshēmām un to darbības un struktūras pamatprincipiem; 3. Aprakstīt priekšzināšanas aparatūras jomā; 4. Sniegt ieskatu programmatūras jomā; 5. Aprakstīt piedāvātā risinājuma veikšanu (sistēmas mikroshēmas izveide); 6. Analizēt apsvērumus „Minix 3“ pārnešanai; 7. Izstrādāt secinājumus un priekšlikumus. Bakalaura darbs sastāv no piecām nodaļām. Pirmajā nodaļā dots ieskats integrālo shēmu iedalījumā. Otrajā nodaļā dots ieskats programmējamās integrālshēmās PLD un FPGA un to struktūrā. Tiek apskatīti dažādi slēdžu veidi shēmās un veikts PLD un FPGA arhitektūru salīdzinājums. Trešajā nodaļā dots ieskats aparatūrā. Apskatīta operētājsistēmas loma iegultajā sistēmā. Ceturtajā nodaļā izveidota vienkristālshēma un tās projekts. Izveidotas testa programmas vienkristālshēmas testēšanai, kuru rezultātus ataino ar oscilogrāfa uzņēmumiem. Piektajā nodaļā apskatīti programmatūras izstrādes rīki un metodes. Darba nobeigumā ir apkopoti secinājumi, kā arī izstrādāti priekšlikumi precīzāka FPGA tulkojuma lietošanai latviešu valodā. Bakalaura darba apjoms ir 81 lappuse, tas satur 6 tabulas, 24 attēlus, 6 pielikumus un 25 izmantotās literatūras avotu.
Keywords FPGA, PLD, CPLD, ASIC, integrálás shémas, SoC
Keywords in English FPGA, PLD, CPLD, ASIC, integrated circuits, SoC
Language lv
Year 2016
Date and time of uploading 22.01.2016 10:39:03